ICEBlaster : un chargeur de flux de bits par glisser-déposer pour ICE40

La série iCE40 de FPGA bénéficie d’une bonne couverture sur ces webpages, en grande partie en raison de son accessibilité (grâce à d’énormes efforts en matière d’ingénierie inverse et de chaînes d’outils ouvertes) et probablement aussi en raison de l’attitude de Lattice Semiconductors envers l’open source en général. Bien que ces appareils soient petits et plutôt limités, vous ne pouvez pas vraiment les battre pour une première incursion dans le sujet. Ils sont suffisamment puissants pour la plupart des apps FPGA les plus simples. [TinLethax] sur Hackaday.IO a beaucoup d’expérience avec les appareils et a ajouté un autre outil à notre arsenal collectif iCE40, à savoir iCEBlaster, un Chargeur de démarrage de form périphérique de stockage de masse USB (MSC) pour le chargement de flux binaires par glisser-déposer. Les jours où l’on a besoin de programmeurs spéciaux dédiés commencent à être comptés, de nombreuses puces présentant désormais un périphérique de stockage de masse USB à l’hôte afin de télécharger l’image du micrologiciel.

Les FPGA n’ont pas tendance à fonctionner de cette façon, nécessitant un chargement de flux binaire spécifique à l’appareil au démarrage, qui (à moins qu’ils n’aient de la mémoire OTP) est généralement le travail d’une mémoire de configuration externe. iCEBlaster (un jeu sur le programmateur Xilinx ByteBlaster, peut-être ?) fonctionne au moins sur les appareils de la série STM32F4xx, mais devrait être facilement transportable pour les autres. L’idée est assez basic – faire glisser un nouveau fichier de flux binaire sur le périphérique de stockage lance une réinitialisation cible FPGA, qui à son tour permet au STM32 d’envoyer le flux binaire à l’iCE40 by using l’interface SPI. Rien de furthermore que ça.

Si vous cherchiez à entrer dans l’iCE40, ce guidebook pourrait être un bon stage de départ, et chaque expérience d’apprentissage a besoin d’un bon projet pour la conduire, que diriez-vous d’exécuter Doom sur un softcore RISC-V ?